解读巨人的先进包装技术
资料来源：内容由半导体行业观察（ID:icbank）的半分析汇编而成。谢谢
在最新的《高级包装科普》中，我们讨论了市场对高级包装的要求。然而，它是针对各种制造商的，包括英特尔（emib）、福弗罗斯、福弗罗斯Omni、福弗罗斯direct）、台积电（信息操作系统、信息lsi、信息sow、信息SOI、cowos-s、cowos-r、cowos-l、SOIC）、三星（fosip、X-cube、i-cube、HBM、DDR/lpddr DRAM、CIS）、ASE（focos、FOEB）、索尼（CIS），micron（HBM）Skhynix（HBM）或ymtc（xstacking）有不同的封装，这些封装类型也被我们最喜欢的AMD、NVIDIA和其他公司使用。在本文中，我们将解释所有这些封装类型及其用途。倒装芯片是引线键合后常见的封装形式之一。它由许多公司提供，如自营工厂、集成设计制造商和外包装配和测试公司。在倒装芯片中，PCB、基板或另一个晶圆片将具有接地垫。然后将芯片准确地放置在顶部，并使用凸起接触焊盘。之后，芯片被送至回流炉加热组件，并回流凸块以将两者结合。清除焊剂，并在两者之间沉积底充。这只是一个基本的工艺流程，因为有许多不同类型的倒装芯片，包括但不限于无焊剂的倒装芯片。尽管倒装芯片非常常见，但间距小于100微米的高级版本不太常见。至于第1部分中确定的高级封装定义，只有台积电、三星、英特尔、Amkor和ASE涉及大量使用倒装芯片技术的逻辑高级封装。其中三家公司也在生产完整的硅片，而另外两家公司则在外包组装和测试（OSAT）
这种规模正是大量不同类型倒装芯片封装开始涌入的地方。我们将以台积电为例，然后将其他公司的包装解决方案与台积电的包装解决方案进行扩展和比较。TSMC所有封装选项的最大区别在于基板材料、尺寸、RDL和堆叠
在标准倒装芯片中，最常见的基板通常是有机层压板，然后用铜覆盖。从这里开始，围绕核心两侧构建布线，而Ajinomoto构建膜（ABF）是讨论最多的。内核在顶部构建了许多层，负责在整个包中重新分配信号和功率。这些信号承载层使用干膜层压和CO2激光或紫外激光形成图案，这就是TSMC的专业技术开始发挥其集成扇出（info）功能的地方。台积电不使用ABF薄膜的标准工艺，而是使用与硅制造更相关的工艺。台积电将使用东京电子镀膜机/显影剂、ASML光刻工具和应用材料铜沉积工具，通过光刻技术确定再分布层。再分配层（RTL）比大多数OSAT所能产生的更小、更密集，因此它可以容纳更复杂的布线。这个过程被称为扇出晶圆级封装（fowlp）。ASE是最大的OSAT。它们提供FOCO（基板上的扇出芯片），FOWP的一种形式，也使用硅制造技术。三星还拥有其扇出系统包（fosip），主要用于智能手机、智能手表、通信和汽车
使用info-r（RDL），台积电可以封装具有高IO密度、复杂路由和/或多个芯片的芯片。使用info-r的最常见产品是苹果iPhone和MAC芯片，但也有各种移动芯片、通信平台、加速器，甚至网络交换机ASIC。三星还凭借Cisco silicon one赢得了网络交换机ASIC扇出市场。info-r的进展主要与扩展到更大的封装尺寸、更高的功耗和Io有关。有很多传言称，AMD将为其即将推出的Zen 4客户端（如上图所示）和服务器CPU采用扇出封装。Semianalysis可以确认基于Zen 4的桌面和服务器产品将使用扇出。然后，扇出将传统地封装在标准有机基板的顶部，并且基板的底部将具有LGA引脚。包装这些产品的公司以及转向扇出的技术原因将在后面披露
标准包装将有一个核心基板，每侧有2到5个再分布层（RDL），包括更先进的集成扇出。台积电的info sois（集成基板系统）将这一概念提升到了一个新的水平。它提供多达14个再分配层（RDL），可以实现芯片之间非常复杂的布线。在靠近芯片的基板上还有一个更高密度的布线层
台积电还提供了info sow（晶圆上系统），它允许扇出包含数十个芯片的整个晶圆的尺寸。我们用这种特殊的包装形式写了特斯拉Dojo 1。在特斯拉去年在AI日宣布这项技术之前的几周，我们还独家披露了这项技术的使用情况。特斯拉将在HW 4.0中使用三星fosip。最后，在台积电的集成扇出产品线中，还有info lsi（本地硅互连）。Info lsi是Info-r，但在多个芯片下有一块硅。这种局部硅互连将作为多个管芯之间的无源互连开始，但在未来可能演变为有源（晶体管和各种IP）。它最终会缩小到25微米，但我们认为这不会发生在第一代。第一款采用这种封装的产品将在稍后展示
立即想到的比较很可能是Intel的emib（嵌入式多芯片互连桥），但这并不是真正的最佳选择。它更像英特尔的foveros Omni或ASE的FOEB。让我们解释一下
英特尔的嵌入式多芯片互连桥被放置在传统的有机衬底腔中。然后继续构建基板。虽然这可以由Intel完成，但emib的放置和构建也可以由传统的有机基板供应商完成。由于emib芯片上的大焊盘以及层压布线和通孔的沉积方法，无需通过继续使用现有的有机层压和ABF供应链将芯片非常精确地放置在基板上，英特尔放弃了更昂贵的硅衬底材料和硅制造工艺。一般来说，供应链是商业化的，尽管由于供应短缺，目前供应链相当紧张。自2018年以来，英特尔的emib产品已经上市，包括卡比湖g、各种FPGA、Xe HP GPU和一些ECS CPU，包括蓝宝石rapids。目前，所有emib产品都使用55微米，但第二代是45微米，第三代是40微米
Intel可以通过该芯片向上述有源芯片供电。如有必要，英特尔还可以灵活地设计软件包，使其在没有emib和一些小型芯片的情况下运行。在对Intel FPGA的一些拆解中，发现如果Intel提供的SKU不需要它，Intel将不会放置emib和活动芯片。这允许围绕某些细分市场对材料清单进行一些优化
最后，英特尔可以通过仅在需要的地方使用硅桥来节省制造成本。这与台积电的cowos形成鲜明对比，后者将所有芯片置于一个大型无源硅桥的顶部。稍后将详细介绍，但台积电的info lsi和英特尔的emib最大的区别在于基板材料和制造工艺的选择
更复杂的是日月悦也有自己的2.5D封装技术，这与英特尔的emib和台积电的info lsi非常不同。它被用于AMD的mi200 GPU，将用于许多高性能计算机，包括美国能源部的frontier exascale系统。ASE的FOEB封装技术更类似于台积电的info lsi，因为它也是一个扇形输出。台积电使用标准硅制造技术来制造RDL。一个主要的区别是ASE使用玻璃基板而不是硅。这是一种更便宜的材料，但它还有一些其他优点，我们将在后面讨论
ASE不将无源互连芯片嵌入到基板的空腔中，而是放置芯片，构建铜柱，然后构建整个RDL。在RDL的顶部，有源硅GPU芯片和HBM芯片使用微凸点连接。然后，使用激光脱模工艺将玻璃夹层从封装中移除，然后在使用标准倒装芯片工艺将其安装到有机基板上之前完成封装的另一面，ASE对FOEB和emib进行了许多陈述，但有些陈述完全错误。ASE需要销售他们的解决方案是可以理解的，但让我们消除噪音。Emib产量不在80%到90%的范围内。Emib的收率接近100%。第一代emib在芯片数量方面确实有缩放限制，但第二代emib没有。事实上，英特尔将发布有史以来最大的软件包，这是一款带有第二代emib 92毫米x 92毫米BGA软件包的高级软件包。通过在整个封装中使用扇出和光刻技术定义的RDL，FOEB确实保留了布线密度和芯片到封装凸点尺寸的优势，但它也比TSMC更昂贵，最大的区别似乎是原始的玻璃基板材料和硅。部分原因可能是ASE的成本更加有限。ASE必须以更低的价格提供优秀的技术以赢得客户。台积电是一位芯片大师，专注于他们熟悉的技术。台积电有一种将技术推向极致的文化。在这次促销活动中，他们最好选择硅
现在回到台积电的其他高级包装选项，因为
